# (54) METHOD FOR SWITCHING CONTROLLER IN DECENTRALIZED SYSTEM

(11) 63-303435 (A) (43) 12.12.1988 (19) JP


(21) Appl. No. 62-138105 (22) 3.6.1987


(71) HITACHI LTD(1) (72) KENJI GUNJI

(51) Int. Cl<sup>4</sup>. G06F11/20,G06F15/16

PURPOSE: To automatically switch a faulty controller to another controller without using any controller for management, by providing plural sets of standby controllers.

CONSTITUTION: A controller group II is composed of plural sets of controllers 3·1~3·n. A standby controller group III is composed of plural standby controllers 4·1~4·m. Each controller is connected with another by means of time division transmitters 2·1~2·(n+m). The standby controllers have the same constitution as the controllers. A controller function section IV carries out ordinary operations of the controllers. A standby controller function section V carries out operations when one of the controllers becomes a standby machine. The two function sections can be switched to each other by means of a switch 27. When the power supply to the controllers is made and at the initial time of the controllers themselves, the switch 27 is set to the B side as an initial state and the controllers 4·1~4·m function as standby controllers.





a: (initial value is set from outside). b: (set from outside)

(54) PROGRAM DEVELOPING DEVICE

(11) 63-303436 (A) (43) 12.12.1988 (19) JP


(21) Appl. No. 62-139147 (22) 2.6.1987

(71) NEC CORP (72) TOSHIHIRO NOMA(1)

(51) Int. Cl4. G06F11/22

PURPOSE: To prevent a mistake in a program, by providing a means which forcibly sets different values at every reset against a register that is not initialized by means of a reset signal in a microcomputer for developing program.

CONSTITUTION: When a resetting instruction 7 is outputted from a supervisor 3 in a circuit emulator (ICE) 1, the resetting instruction 7 is simultaneously transmitted to a microcomputer 4 and random number generating circuit 9. The random number signal 10 of the circuit 9 is written in a register which cannot be reset in the computer 4. When the above-mentioned operations are carried, different values can respectively be set in registers which cannot be reset at every resetting operation.



2: user's target system. 5: signal inputting-outputting system. 6: input-output signal

(54) DEVICE FOR EVALUATING MICROCOMPUTER

(11) 63-303437 (A) (43) 12.12.1988 (19) JP


(21) Appl. No. 62-140234 (22) 3.6.1987

(71) NEC CORP (72) KAZUTOSHI YOSHIZAWA

(51) Int. Cl4. G06F11/22

PURPOSE: To easily witch to a subsystem lock for making low-voltage operations, by providing an operating speed designating register, in which the same content as that written in an operating speed designating register in a CPU emulator is written, inside a peripheral emulator.

CONSTITUTION: A dividing circuit 203 in a peripheral emulator 200 is a dividing circuit which frequency-divides the output of a subsystem oscillator circuit 202 and outputs one of frequency-divided outputs 206~208 after the one is selected by means of a selection circuit 205 in accordance with the designation of an operating speed designating register 204, in which the same content as that written in an operating speed designating register 104 in a CPU emulator 100 is written.



101: system clock oscillating circuit, 102: dividing circuit, 103: CPU clock selecting circuit, 105: CPU clock generating circuit, 150: control signal, 151: memory address bus, 152: data bus, 201: main system clock oscillating circuit, 204: system clock switching flag, 210: system clock selecting circuit, a; internal clock, b; CPU clock

This Page Blank (uspto)

⑩日本国特許庁(JP)

印持許出額公開

⑫ 公 開 特 許 公 報 (A)

昭63-303437

⑤Int Cl.⁴

識別記号

厅内整理香号

④公開 昭和63年(1988)12月12日

G 06 F 11/22

3 4 0

A - 7368 - 5B

審査請求 未請求 発明の数 1 (全4頁)

②発明の名称

マイクロコンピュータ評価装置

②特 顋 昭62-140234

⊕出 顋 昭62(1987)6月3日

砂発 明 者

吉 澤

和俊

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

念代 理 人 并理士 内 原 晋

백 # #

L 発明の名称

マイクロコンピュータ評価装置

#### 2 特許請求の範囲

CPU 動作速度に対する比が反比例するこうた分 周出力を前記分周回路から取り出す回路、かよび メインシステムクロックと副記分周出力のうち一 方をシステムクロックとして選択するシステムクロック ロック選択回路とを有し、前記システムクロック 選択回路で選択した出力を前記CPUニミュレー ション用果横回路のシステムクロックとして用い ることを再像とするマイクロコンピュータ評価芸

## 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はマイクロコンピュータ評価装置に関し、 特に2系統のシステムクロック発振回路を有し、 かつCPUの動作退度を複数設備に引換える機能 を有するマイクロコンピュータを評価(エミュレーション)するためのマイクロコンピュータエミュレーション装置に関する。

〔 従来の技術〕

CPU の動作速度を複数段階に切換え可能を共

通のCPU アーキテクチャを有し、かつ周辺機能の一部が異なる一連のマイクロコンピュータをエミュレーションする方法として、CPU機能をエミュレートするためのCPUエミュレータと特定のマイクロコンピュータの周辺機能をエミュレートするための周辺エミュレータとを独立に設け、これらを接続してマイクロコンピュータをエミュレーションする方法がある。

第2図に、メインシステムクロック系版回路とサブンステムクロック発展回路を有するマイクロコンピュータをエミュレーションするためのCPリエミュレータと間辺エミュレータの使来の構取図を示す。CPリエミュレータ100位システムクロック発展回路101、分周回路102、CPリクロック選択回路103かよび動作速度指定レジスタ104を有し、制調信号バス150、メモリアドレスバス151かよびデータバス152を介して周辺エミュレータ200と接続されている。2系統のシステムクロック発展回路をもたないマイクロコンピュータの場合にはCPリエミュレータ100の発展端子

クを作成する。システムクロック発展回路101の 出力のシステムクロック間反数を1とすると、例 えばCPUクロック選択回路103へは、出力106 として1、出力107として1/2、出力108と して1/16 といった共なる環境の動作クロック の中から1 つを選択してCPUクロックとすると とができる。

周辺エミュレータ200の発掘器子205.206 には高周波のメインシステムクロック発掘子、例えば 4 MHz の発展子を接続し、メインシステムクロック発掘回路201 エリ 4 MHz のクロックを出力する。一方、発展器子207.208 には低周板のサプシステムクロック発展子、例えば32768 KHz の発展子を接続し、サプシステムクロックを出力する。CPUエミュレータ100がデータバス152 セ介してシステムクロック到換フラグ204の内容を誓き換えることにより、システムクロック発展回路203 にメインシステムクロック発展回路202の日刀又にサプシステムクロック発展回路202の

109 及び110に水晶振動子等の発温子を設続す ることによりシステムクロック角提回器101によ リンステムクロックを発生することができる。2 系統のシステムクロック発張回路を有するマイク ココンピュータの場合には周辺エミュレータ200 内に、メインシステムクロック発振回路201、サ プシステムクロック発接回路 202 主内はし、シ ステムクロック切換フラグ204の箔定に基いて、 一方のクロックをシステムクロック選択国民 203 で選択し、システムクロック出力端子209 よ9出 カナるこうになっている。 このクロックは CPUニ ミュレータ100の発展端子109 に入力され、CPU エミュレータ100は発振選子109に入刀された クロックをシステムクロックとして内部に供給す るととがてきる。 CPUエミュレータ100はシス テムクロック発掘四路101の出力106 人に分割 回路 102 で分周した 2 博類の分周出刀 107 及び 108のうち、動作速度レジスタ104で指定され た出刀をCPU クロック選択国格 103 で選択して CPUクロック発生回路 105 に与え、CPUクロッ

出力のいずれかを選択してシステムクロック発点 端子209 を介して出力し、CPUエミュレータ 100 にシステムクロックを供合し、そのクロッ クに差いてCPUエミュレータ100 は物作する。

### [ 発明が解決しようとする問題点]

上述した従来のエミュレーション毎受では、周辺エミュレータ200でメインシステムクロックを選択し、かつCPUエミュレータ100が伝送ののモード、即ち分間回路102の出力108を選択している状態で、周辺エミュレータ200がサブシステムクロックに切換えられると、低間皮のCPUクロックが発生されることになり、ダイナミック回路を立たののCPUクロックでは、カーという不部合がある。従来はこれを回避部を介さない出力106をまず過択してかき、それからサブシステムクロックに切換えれば、高周波のメインシステムクロックをクロックソースとしていてのフェクロックをクロックソースとしていてファクスを受けることのである。

作速度が高速モードで動作可能を複雑を圧でない とサブシステムクロックに切換えられないという 制限があった。

本発明はCPUの動作適度とは無関係にメイン システムクロックからサブシステムクロックへの 切換えを可能とするマイクロコンピュータエミュ・ レーション表徴を提供することを目的とする。

[ 間額点を解決するための手段]

本発明のマイクロコンピュータエミュレーション会置は、CPUエミュレータと関型エミュレータと関型エミュレータとで独立に有し、前記局辺エミュレータが、メインンステムクロック発投回路、サブンステムクロックを分別で選択ができる。 の分間回路、カ作選度指定レジスタ、所記動作選度に対する比が反比例するように前記分局回路の分別に対するように前記分局回路の分別ののうちーカの出力を必及のでは、カーックとしては沢するシステムクロックとしては沢するとで行為とする。

决定する。例えば a 1 = 2 、 a 2 = 16 の場合には 出力 206 ~ 208 はそれぞれ 16 fs , 2 fs , fs となる。

動作速度指定レジスタ 204 には動作速度指定レ ジスタ104 と同一の内容がデータバス152を介 して書き込まれ、出力106即ち周波数1を選択 する内容のときは出力 208、即ち周波 数 fg を逃 択し、出刀107即ち周波数1/2を選択する内容 のときは出力207即ち間成数21gを選択し、出 刀108 即ち間波数1/16 を選択する内容のとき **江出力 20 6 即ち周皮収 1 6 fs を選択するという** ェクに CPU の動作速度指定に 対し反比例した分 尚出刀を選択するよう選択回路205を構成する。 従って、動作速度指定レジスタ104によって周 波取出力 106~108 のいずれの出力が選択され ている場合においても、システムクロック選択回 路 210 でメインシステムクロックからサプシス テムクロックに切換えた時はCPUクロック選択 回路 103 の出刀周波数は常に一定の1 s となり 本来選択しようとする一定のサブシステムクロッ

[ 疾运员 ]

次に、本第明について協師をお照して説明する。 第1四は本籍男の一実語例のプロック図である。

CPUエミュレータ100の構成は第2図に示す 使深と全く同一でよい。また、周辺エミュレータ 200の内部回路のうち201、204 日 CPUエミュレータと同一である。分間回路203 ロサブシステム発設回路202 の出力を分割する分局回路 で、分間出力206~208のうち1 出力を動作選 度指定レジスタ104 と回線の内容が改定される 動作速度指定レジスタ204 の指定により過程回路205 で選択して出力する。

ク出力をCPUクロックとすることができる。

例えば、メインシステムクロック周波数を 4 MFIz 目的とするサプシステムクロックを 3 2 7 6 8 KHz とすると、発振端子 2 1 3 , 2 1 4 には 4 1 9 4 3 0 4 MHz の発張子を接続させることができ、分周回路 2 0 3 の分局出力 2 0 6 を 1 6 × 3 2 7 6 8 KHz ( = 4.1 9 4 3 0 4 / 2³)、分周出力 2 0 7 を 2 × 3 2 768 KHz ( = 4.1 9 4 3 0 4 / 2³)、分周出力 2 0 7 を 2 × 3 2 768 KHz ( = 4.1 9 4 3 0 4 / 2⁴)、分周出力 2 0 8 を 3 2 7 6 8 KHz となるように分尚出力をとり出して選択回路 2 0 5 に入力すれば、サプシステムクロックとしては常に 13 = 3 2 7 6 8 KHz が C P U クロック 選択回路 1 0 3 より出力されることになる。

〔 発明の効果〕

以上説明したように本希明は、CPUエミュレータに接続される周辺エミュレータの内部にCPUエミュレータ内の動作速度指定レジスタと同一内容が書込まれる動作速度指定レジスタを設け、また周辺エミュレータに本来のサブシステムクロック発送の発送子をサプンステムクロック発送用準子に接続し、その出力を分間回路により分割


して、CPUの知作速受行定に反比例するように、即ちCPUエミュレータがサブンステムクロックに切換えた場合にCPUクロックが常に一定とたるように復数の分周出力から1出力を選択してCPUエミュレータに出力することにより、CPU動作速度指定の内容がいずれの値の場合にもメインシステムクロックからサブンステムクロックに切換えることができるため、低電圧動作のためのサブンステムクロックへの切換えが容易に実現できるという受れた効果が得られる。


#### 4. 四面の画単な説明

第1 図は本発明の一英語列とがすプロック図、 第2 図は従来のプロック図である。

100……CPUニミュレータ、101……システムクロック発掘国路、102……分間回路、103 ……CPUクロック選択回路、104……動作速度 指定レジスタ、105……CPUクロック発生回路、 109,110……発掘場子、150……制御信号、 151……メモリアドレスパス、152……データ バス、200 ……周辺エミュレータ、201 ……メインシステムクロック発張回路、202 ……サブシステムクロック発張回路、203 ……分間回路、204 ……動作速度指定レジスタ、205 ……選択回路、205 ~ 208 ……分周出刀、209 ……システムクロック切換フラグ、210 ……システムクロック選択回路、211~214 ……発量端子。

代理人 并建士 內 原 苷





-234 -